工作地点:上海/深圳
岗位待遇:面议
学历要求:本科及以上
工作经验:5年以上工作经验
职责描述:
- 使用Verilog/Systemverilog工具进行数字电路设计
- 与模拟电路工程师和产品定义人员合作,以理解设计需求并完成设计工作
- 芯片和模块级别的设计验证工作
- 综合和静态时序分析工作
- 支持DFT和P&R工作
- 支持顶层混合信号模拟工作
任职要求:
- 电子工程、电子/计算机工程或相关专业学士学位(高级工程师职位要求具有国内一流大学电子工程学士学位)
- 5年以上数字电路设计行业经验。
- 熟悉前端RTL到后端GDS的整个设计流程
- 强大的技术背景,具有制作高质量技术文档的能力。
- FPGA编程经验。
- 精通C/ C++等高级语言和Python/TCL/Perl等脚本语言。
- 工作用英语能力
简历投递:
careers@pisemi.com